Fonctions logiques (partie 1/3)

## Objectifs et prérequis **Objectifs** : À la fin de ce chapitre, l’élève sera capable de : - Définir et distinguer les états logiques haut (1) et bas (0) en termes de niveaux de tension. - Construire et interpréter les tables de vérité des fonctions logiques élémentaires et complémentaires. - Réaliser des schémas de portes logiques à l’aide de symboles normalisés (IEC/ISO). - Appliquer les lois de De Morgan pour transformer une expression logique. - Dimensionner une résistance de tirage (pull‑up/pull‑down) pour garantir un état logique stable dans un montage industriel camerounais. **Prérequis** : Notions de base en électricité (tension, courant, résistance), lecture de schémas simples, maîtrise du système binaire (0/1) et des opérations arithmétiques élémentaires. --- ### Introduction contextualisée Dans les ateliers de maintenance industrielle du Cameroun, les automates programmables (API) et les systèmes de commande numérique reposent sur des signaux binaires : une tension élevée représente l’état logique « 1 » (activé) et une tension faible représente l’état logique « 0 » (désactivé). Comprendre comment ces états sont générés, combinés et inversés permet au technicien de diagnostiquer une défaillance de capteur, de configurer une entrée/sortie d’un API ou de réaliser un circuit de sécurité conforme aux normes NF C 15‑100 et aux recommandations du MINESEC. Ce chapitre présente les fondements logiques indispensables à toute intervention sur un équipement d’automatisme industriel. --- ## I. Leçon 3 – Notions d’état logique ### 3.1 Définition de l’état logique > Un **état logique** est une valeur discrète qui peut prendre uniquement deux possibilités : **0** (bas) ou **1** (haut). En électronique, ces valeurs sont associées à des intervalles de tension définis par la famille logique utilisée (TTL, CMOS, etc.). ### 3.2 Niveaux de tension et seuils Pour la famille **TTL 74LS** (couramment rencontrée dans les équipements industriels camerounais) : | Niveau logique | Tension minimale (V) | Tension maximale (V) | |----------------|----------------------|----------------------| | 0 (bas) | 0 | 0,8 | | 1 (haut) | 2,0 | 5,0 | La zone interdite (0,8 V – 2,0 V) doit être évitée ; toute tension dans cette zone entraîne un état indéterminé pouvant provoquer des commutations parasites. > **Règle de métier** : Toujours vérifier avec un multimètre que la tension d’une entrée logique se situe bien dans les intervalles ci‑dessus avant de valider le fonctionnement d’un capteur ou d’un interrupteur. ### 3.3 Représentation binaire Un signal logique se représente par une variable booléenne $A\in\{0,1\}$. Dans un schéma, on utilise le symbole **¬** pour la négation, **∧** pour le ET et **∨** pour le OU (voir leçons suivantes). ### 3.4 Tableau de vérité de base La table de vérité d’une variable seule montre simplement ses deux états : | $A$ | $\overline{A}$ | |-----|----------------| | 0 | 1 | | 1 | 0 | Ce tableau sera la base pour construire les fonctions logiques plus complexes. --- ## II. Leçon 4 – Fonctions logiques élémentaires ### 4.1 Fonction NON (NOT) > La fonction **NON** inverse l’état de son entrée : $Y = \overline{A}$. Symbole IEC : un triangle avec un petit cercle à la sortie. **Exemple professionnel** : Un bouton d’arrêt d’urgence (NO) est câblé en série avec une entrée NON d’un API afin que l’appui sur le bouton (contact fermé → 1) produise un signal 0 qui déclenche l’arrêt. ### 4.2 Fonction ET (AND) > La fonction **ET** donne un résultat 1 seulement si **toutes** ses entrées sont à 1 : $Y = A \land B$. Symbole IEC : un demi‑cercle avec la face plane tournée vers les entrées. **Table de vérité** : | $A$ | $B$ | $Y = A\land B$ | |-----|-----|----------------| | 0 | 0 | 0 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 1 | **Application** : Détection simultanée de deux conditions de sécurité (porte fermée **ET** garde‑corps en place) avant autorisation de démarrage d’une machine. ### 4.3 Fonction OU (OR) > La fonction **OU** donne un résultat 1 si **au moins une** de ses entrées est à 1 : $Y = A \lor B$. Symbole IEC : un demi‑cercle convexe tourné vers les sorties. **Table de vérité** : | $A$ | $B$ | $Y = A\lor B$ | |-----|-----|---------------| | 0 | 0 | 0 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 1 | **Exemple** : Alarme qui se déclenche si la température dépasse un seuil **OU** si la pression dépasse un autre seuil. ### 4.4 Fonctions NAND et NOR (précurseurs des fonctions complémentaires) Bien que les fonctions NAND et NOR appartiennent officiellement au chapitre suivant, il est utile de les présenter ici comme **négations** des fonctions ET et OU : - **NAND** : $Y = \overline{A\land B}$ - **NOR** : $Y = \overline{A\lor B}$ > **Propriété** : NAND et NOR sont **fonctionnellement complètes** ; toute fonction logique peut être réalisée uniquement à l’aide de portes NAND (ou uniquement de portes NOR). ### 4.5 Loi de De Morgan > Les lois de De Morgan permettent de déplacer une négation à l’intérieur d’une expression en échangeant ET et OU : $$ \overline{A\land B}= \overline{A}\lor\overline{B}\qquad \overline{A\lor B}= \overline{A}\land\overline{B} $$ **Utilité professionnelle** : Transformation d’un schéma à base de portes NAND en un schéma équivalent à base de portes NOR, facilitant le routage sur un carte à logique programmable (PLD). --- ## III. Leçon 5 – Fonctions logiques complémentaires ### 5.1 Fonction NAND > La fonction **NAND** (NOT‑AND) donne un résultat 0 seulement lorsque toutes ses entrées sont à 1 : $Y = \overline{A\land B}$. Symbole IEC : symbole ET avec un petit cercle à la sortie. **Table de vérité** : | $A$ | $B$ | $Y = \overline{A\land B}$ | |-----|-----|---------------------------| | 0 | 0 | 1 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 0 | **Exemple d’atelier** : Réalisation d’un verrouillage de sécurité où la machine ne démarre que si **au moins un** des deux verrous est ouvert (NAND des deux contacts de verrouillage). ### 5.2 Fonction NOR > La fonction **NOR** (NOT‑OU) donne un résultat 1 seulement lorsque **toutes** ses entrées sont à 0 : $Y = \overline{A\lor B}$. Symbole IEC : symbole OU avec un petit cercle à la sortie. **Table de vérité** : | $A$ | $B$ | $Y = \overline{A\lor B}$ | |-----|-----|--------------------------| | 0 | 0 | 1 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 0 | **Application** : Indicateur de défaut qui s’allume uniquement si **aucun** des deux capteurs de niveau ne détecte de liquide (les deux entrées à 0). ### 5.3 Fonction XOR (OU exclusif) > La fonction **XOR** donne un résultat 1 si les entrées sont **différentes** : $Y = A\oplus B = (A\land\overline{B})\lor(\overline{A}\land B)$. Symbole IEC : symbole OU avec une ligne supplémentaire derrière la face convexe. **Table de vérité** : | $A$ | $B$ | $Y = A\oplus B$ | |-----|-----|-----------------| | 0 | 0 | 0 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 0 | **Exemple professionnel** : Détection de changement d’état sur un encodeur incrémental : un front montant sur l’une des deux voies génère un pulse XOR utilisé pour compter les pas. ### 5.4 Fonction XNOR (équivalence) > La fonction **XNOR** (NOT‑XOR) donne un résultat 1 si les entrées sont **égales** : $Y = \overline{A\oplus B}= (A\land B)\lor(\overline{A}\land\overline{B})$. Symbole IEC : symbole XOR avec un petit cercle à la sortie. **Table de vérité** : | $A$ | $B$ | $Y = \overline{A\oplus B}$ | |-----|-----|----------------------------| | 0 | 0 | 1 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 1 | **Utilité** : Vérification de parité dans un système de transmission de données ; la sortie XNOR indique que le nombre de bits à 1 est pair. ### 5.5 Réalisation avec portes élémentaires Toute fonction complémentaire peut être construite à partir des fonctions de base (NON, ET, OU). Par exemple : - **NAND** : $Y = \overline{A\land B}$ → porte ET suivie d’un NON. - **NOR** : $Y = \overline{A\lor B}$ → porte OU suivie d’un NON. - **XOR** : $Y = (A\land\overline{B})\lor(\overline{A}\land B)$ → deux ET, deux NON, un OU. - **XNOR** : $Y = \overline{(A\land\overline{B})\lor(\overline{A}\land B)}$ → même schéma que XOR suivi d’un NON. > **Règle de sécurité** : Lors du câblage d’une porte logique, toujours vérifier que les broches d’alimentation (VCC et GND) sont correctement reliées avant d’appliquer les signaux d’entrée, afin d’éviter les courants de latch‑up qui peuvent endommager le composant. ### 5.6 Exemple de circuit industriel **Situation** : Une ligne de conditionnement de bouteilles au Cameroun doit arrêter le convoyeur si **soit** le capteur de présence de bouteille est défaillant (entrée $S=0$) **soit** le dispositif de bouchage ne détecte pas de bouchon (entrée $C=0$). La logique souhaitée est : arrêt si $\overline{S}\lor\overline{C}$ (équivalent à un NAND des deux entrées positives). **Schémas** : 1. Entrées $S$ et $C$ passent chacune par un porte NON (pour obtenir $\overline{S}$ et $\overline{C}$). 2. Les sorties des deux NON alimentent une porte OU. 3. La sortie de la OU commande le relais d’arrêt du convoyeur via un transistor de puissance. **Calcul de la résistance de tirage** : Pour garantir un niveau logique haut lorsqu’une entrée est laissée flottante, on place une résistance de pull‑up de $10\ \text{k}\Omega$ entre l’entrée et $+5\ \text{V}$. Le courant de fuite maximal d’un entrée TTL est $I_{LH}=0,4\ \text{mA}$ ; la chute de tension sur la résistance est $V=RI=10\ \text{k}\Omega\times0,4\ \text{mA}=4\ \text{V}$, laissant encore $1\ \text{V}$ au-dessus du seuil de 0,8 V, donc l’état reste bien défini. > **À retenir** : Une résistance de tirage de $10\ \text{k}\Omega$ est largement suffisante pour les entrées TTL/CMOS utilisées dans les automates industriels camerounais. --- ## Synthèse du chapitre - **État logique** : 0 (bas, 0‑0,8 V) ou 1 (haut, 2‑5 V) selon la famille logique. - **Fonctions élémentaires** : NON ($\overline{A}$), ET ($A\land B$), OU ($A\lor B$). - **Lois de De Morgan** : $\overline{A\land B}= \overline{A}\lor\overline{B}$ ; $\overline{A\lor B}= \overline{A}\land\overline{B}$. - **Fonctions complémentaires** : NAND ($\overline{A\land B}$), NOR ($\overline{A\lor B}$), XOR ($A\oplus B$), XNOR ($\overline{A\oplus B}$). - **Réalisabilité** : NAND et NOR sont fonctionnellement complètes. - **Sécurité** : Vérifier les niveaux de tension, utiliser des résistances de tirage adaptées, couper l’alimentation avant toute modification de câblage. --- ## Glossaire | Terme | Définition | |-------|------------| | État logique | Valeur discrète 0 ou 1 associée à un intervalle de tension. | | Niveau haut (1) | Tension comprise entre 2,0 V et 5,0 V pour TTL 74LS. | | Niveau bas (0) | Tension comprise entre 0 V et 0,8 V pour TTL 74LS. | | Porte NON (NOT) | Inverse l’état de son entrée : $Y=\overline{A}$. | | Porte ET (AND) | Sortie à 1 seulement si toutes les entrées sont à 1. | | Porte OU (OR) | Sortie à 1 si au moins une entrée est à 1. | | Porte NAND | NON‑ET : $Y=\overline{A\land B}$. | | Porte NOR | NON‑OU : $Y=\overline{A\lor B}$. | | Porte XOR | OU exclusif : sortie à 1 si les entrées sont différentes. | | Porte XNOR | Équivalence : sortie à 1 si les entrées sont égales. | | Loi de De Morgan | Règles permettant de déplacer une négation à l’intérieur d’une expression logique. | | Résistance de tirage (pull‑up/pull‑down) | Résistance utilisée pour fixer un état logique défini lorsqu’une entrée est laissée flottante. | | Latch‑up | Phénomène de court‑circuit interne pouvant détruire un composant logique si l’alimentation est mal appliquée. | | Fonctionnellement complet | Une porte logique permettant de réaliser toute fonction booléenne seule (ex. NAND ou NOR). | --- ## Exercices d'application corrigés ### Exercice 1 – Contrôle d’accès à une machine **Consigne** : Une machine ne doit démarrer que si le verrou de porte est fermé ($V=1$) **et** le bouton de mise en marche est enfoncé ($M=1$). Réaliser la fonction logique correspondante avec des portes NON, ET et OU, puis donner l’équation en utilisant uniquement des portes NAND. **Corrigé** : - Fonction demandée : $Y = V \land M$. - Avec portes de base : 1. Entrées $V$ et $M$ directement sur une porte ET → sortie $Y$. - Transformation en NAND uniquement : - Rappel : $A\land B = \overline{\overline{A\land B}}$. - Donc $Y = \overline{\overline{V\land M}}$. - Schéma : - Porte NAND reçoit $V$ et $M$ → sortie $X = \overline{V\land M}$. - Porte NAND reçoit $X$ sur ses deux entrées (ou $X$ et $V_{CC}$ via une résistance de tirage) → sortie $Y = \overline{X}= V\land M$. - Équation finale en NAND : $Y = \overline{\overline{V\land M}}$. ### Exercice 2 – Détection de défaut de capteur de niveau **Consigne** : Un réservoir possède deux capteurs de niveau : haut ($H$) et bas ($L$). Une alarme doit se déclencher si le réservoir est **vide** ($L=0$) **ou** si il est **débordant** ($H=1$). Écrire l’expression booléenne, réaliser le circuit avec une seule porte NOR et vérifier la table de vérité. **Corrigé** : - Condition « vide » : $\overline{L}$. - Condition « débordant » : $H$. - Fonction alarme : $A = \overline{L} \lor H$. - Utilisation de la loi de De Morgan : $\overline{L} \lor H = \overline{L \land \overline{H}}$. - Donc on peut réaliser $A$ avec une porte NOR dont les entrées sont $L$ et $\overline{H}$. - Pour obtenir $\overline{H}$ on place une porte NON devant l’entrée $H$ de la NOR. - Schéma : - Entrée $H$ → porte NON → sortie $\overline{H}$. - Entrées $L$ et $\overline{H}$ → porte NOR → sortie $A$. - Table de vérité : | $L$ | $H$ | $\overline{L}$ | $A=\overline{L}\lor H$ | |-----|-----|----------------|------------------------| | 0 | 0 | 1 | 1 | | 0 | 1 | 1 | 1 | | 1 | 0 | 0 | 0 | | 1 | 1 | 0 | 1 | La colonne $A$ montre bien que l’alarme est active sauf lorsque le réservoir contient un niveau intermédiaire ($L=1, H=0$). --- ## Erreurs fréquentes et règles de sécurité | # | Erreur fréquente | Conséquence | Règle de prévention / bonne pratique | |---|------------------|-------------|--------------------------------------| | 1 | Laisser une entrée logique flottante sans résistance de tirage | État indéterminé → commutations parasites, déclenchement intempestif d’un relais | Toujours placer une résistance de pull‑up (10 kΩ) ou pull‑down selon la logique souhaitée sur chaque entrée non utilisée. | | 2 | Inverser les broches VCC et GND d’une porte logique | Courant de latch‑up, destruction du composant | Vérifier le schéma d’alimentation avant mise sous tension ; utiliser un code couleur (rouge pour VCC, noir pour GND) et un contrôle visuel. | | 3 | Utiliser une porte TTL avec une alimentation de 3,3 V alors qu’elle nécessite 5 V | Niveaux de tension insuffisants → logique incorrecte, marges de bruit réduites | Respecter les spécifications du fabricant (ex. 74LS : 4,75‑5,25 V). Pour du 3,3 V choisir une famille CMOS ou LVTTL. | | 4 | Oublier d’inverser une entrée lorsqu’on réalise une fonction avec la loi de De Morgan | Expression logique erronée → circuit ne réalise pas la fonction voulue | Après application de De Morgan, vérifier chaque négation en traçant le schéma ou en simulant avec un tableur. | | 5 | Câbler une sortie logique directement sur une charge inductive (relais, bobine) sans diode de roue | Tensions de dépassement pouvant détruire la porte logique | Placer une diode de roue (ex. 1N4001) en parallèle avec la charge, cathode vers VCC. | | 6 | Négliger le temps de propagation (delay) lors de la chaîne de plusieurs portes | Glitches ou métastabilité dans des systèmes synchrones | Consulter les fiches techniques pour le $t_{pd}$ et prévoir des marges de temps suffisantes ; utiliser des bascules si nécessaire. | --- *Fin du cours.*